công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
AD7689BCPZ bảng dữ liệu(PDF) 7 Page - Analog Devices |
|
AD7689BCPZ bảng dữ liệu(HTML) 7 Page - Analog Devices |
7 / 35 page Data Sheet AD7682/AD7689 Rev. H | Page 7 of 35 TIMING SPECIFICATIONS VDD = 4.5 V to 5.5 V, VIO = 1.8 V to VDD, all specifications TMIN to TMAX, unless otherwise noted. Table 4. Parameter1 Symbol Min Typ Max Unit CONVERSION TIME CNV Rising Edge to Data Available tCONV 2.2 µs ACQUISITION TIME tACQ 1.8 µs TIME BETWEEN CONVERSIONS tCYC 4.0 µs DATA WRITE/READ DURING CONVERSION tDATA 1.2 µs SCK Period tSCK tDSDO + 2 ns Low Time tSCKL 11 ns High Time tSCKH 11 ns Falling Edge to Data Remains Valid tHSDO 4 ns Falling Edge to Data Valid Delay tDSDO VIO Above 2.7 V 18 ns VIO Above 2.3 V 23 ns VIO Above 1.8 V 28 ns CNV Pulse Width tCNVH 10 ns Low to SDO D15 MSB Valid tEN VIO Above 2.7 V 18 ns VIO Above 2.3 V 22 ns VIO Above 1.8 V 25 ns High or Last SCK Falling Edge to SDO High Impedance tDIS 32 ns Low to SCK Rising Edge tCLSCK 10 ns DIN Valid Setup Time from SCK Rising Edge tSDIN 5 ns Valid Hold Time from SCK Rising Edge tHDIN 5 ns 1 See Figure 2 and Figure 3 for load conditions. |
Số phần tương tự - AD7689BCPZ |
|
Mô tả tương tự - AD7689BCPZ |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |