công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
TMP101NAQDBVRQ1 bảng dữ liệu(PDF) 6 Page - Texas Instruments |
|
|
TMP101NAQDBVRQ1 bảng dữ liệu(HTML) 6 Page - Texas Instruments |
6 / 29 page 6 TMP100-Q1, TMP101-Q1 SBOS581A – SEPTEMBER 2011 – REVISED MAY 2017 www.ti.com Product Folder Links: TMP100-Q1 TMP101-Q1 Submit Documentation Feedback Copyright © 2011–2017, Texas Instruments Incorporated 7.6 Timing Requirements PARAMETER FAST MODE HIGH-SPEED MODE UNIT MIN MAX MIN MAX f(SCL) SCL operating frequency 0.4 2 MHz t(BUF) Bus free time between STOP and START condition 1300 160 ns t(HDSTA) Hold time after repeated START condition. After this period, the first clock is generated. 600 160 ns t(SUSTA) Repeated START condition setup time 600 160 ns t(SUSTO) STOP condition setup time 600 160 ns t(HDDAT) Data hold time 20 900 20 170 ns t(SUDAT) Data setup time 100 20 ns t(LOW) SCL clock LOW period 1300 360 ns t(HIGH) SCL clock HIGH period 600 60 ns tRC, tFC Clock rise and fall time 300 40 ns tRD, tFD Data rise and fall time 300 170 ns |
Số phần tương tự - TMP101NAQDBVRQ1 |
|
Mô tả tương tự - TMP101NAQDBVRQ1 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |