công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ADS1148QPWRQ1 bảng dữ liệu(PDF) 10 Page - Texas Instruments |
|
|
ADS1148QPWRQ1 bảng dữ liệu(HTML) 10 Page - Texas Instruments |
10 / 80 page SCLK CS RESET t RESET t RHSC t START START 1 4 2 3 5 6 7 8 SCLK (2) DRDY tDTS tPWH tSTD (1) SCLK DOUT/DRDY DIN DIN[4] CS DIN[5] DIN[6] DIN[7] DIN[0] DOUT[7] DOUT[6] DOUT[5] DOUT[4] DIN[0] DIN[1] DOUT[1] DOUT[0] tCSSC tDIST tDIHD tSCLK tSPWH tSPWL tSCCS tCSPW tCSDO tDOHD tDOPD 10 ADS1148-Q1 SBAS674A – JULY 2014 – REVISED SEPTEMBER 2016 www.ti.com Product Folder Links: ADS1148-Q1 Submit Documentation Feedback Copyright © 2014–2016, Texas Instruments Incorporated Figure 1. Serial Interface Timing, DRDY MODE Bit = 0 (1) This timing diagram is applicable only when the CS pin is low. SCLK does not need to be low during tSTD when CS is high. (2) SCLK must only be sent in multiples of eight during partial retrieval of output data. Figure 2. Serial Interface Timing to Allow Conversion Result Loading Figure 3. Minimum Start Pulse Duration Figure 4. Reset Pulse Duration and Serial Interface Communication After Reset |
Số phần tương tự - ADS1148QPWRQ1 |
|
Mô tả tương tự - ADS1148QPWRQ1 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |