công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
54ABT273 bảng dữ liệu(PDF) 2 Page - National Semiconductor (TI) |
|
|
54ABT273 bảng dữ liệu(HTML) 2 Page - National Semiconductor (TI) |
2 / 8 page Connection Diagrams Pin Description Names D 0–D7 Data Inputs MR Master Reset (Active LOW) CP Clock Pulse Input (Active Rising Edge) Q 0–Q7 Data Outputs Truth Table Mode Select-Function Table Operating Mode Inputs Output MR CP D n Q n Reset (Clear) L X X L Load “1” H N hH Load “0” H N lL H = HIGH Voltage Level steady state h = HIGH Voltage Level one setup time prior to the LOW-to-HIGH clock tran- sition L = LOW Voltage Level steady state I = LOW Voltage Level one setup time prior to the LOW-to-HIGH clock tran- sition X = Immaterial N = LOW-to-HIGH clock transition Logic Diagram Pin Assignment for DIP and Flatpack DS100205-1 Pin Assignment for LCC DS100205-2 DS100205-3 Please note that this diagram is provided only for the understanding of logic operations and should not be used to estimate propagation delays. www.national.com 2 |
Số phần tương tự - 54ABT273 |
|
Mô tả tương tự - 54ABT273 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |