công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
AD5227BUJZ50-R2 bảng dữ liệu(PDF) 6 Page - Analog Devices |
|
AD5227BUJZ50-R2 bảng dữ liệu(HTML) 6 Page - Analog Devices |
6 / 16 page AD5227 Rev. B | Page 6 of 16 PIN CONFIGURATION AND FUNCTION DESCRIPTIONS AD5227 TOP VIEW (Not to Scale) CLK 1 U/D 2 A 3 GND 4 VDD CS B W 8 7 6 5 Figure 5. Pin Configuration Table 4. Pin Function Descriptions Pin No. Mnemonic Description 1 CLK Clock Input. Each clock pulse executes the step-up or step-down of the resistance. The direction is determined by the state of the U/D pin. CLK is a negative-edge trigger. Logic high signal can be higher than VDD, but lower than 5.5 V. 2 U/D Up/Down Selections. Logic 1 selects up and Logic 0 selects down. U can be higher than VDD, but lower than 5.5 V. 3 A Resistor Terminal A. GND ≤ VA ≤ VDD. 4 GND Common Ground. 5 W Wiper Terminal W. GND ≤ VW ≤ VDD. 6 B Resistor Terminal B. GND ≤ VB ≤ VDD. 7 CS Chip Select. Active Low. Logic high signal can be higher than VDD, but lower than 5.5 V. 8 VDD Positive Power Supply, 2.7 V to 5.5 V. |
Số phần tương tự - AD5227BUJZ50-R2 |
|
Mô tả tương tự - AD5227BUJZ50-R2 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |