công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
MC88LV926EGR2 bảng dữ liệu(PDF) 4 Page - Integrated Device Technology |
|
MC88LV926EGR2 bảng dữ liệu(HTML) 4 Page - Integrated Device Technology |
4 / 11 page Advanced Clock Drivers Device Data 4 Freescale Semiconductor MC88LV926 Figure 2. MC88LV926 Logic Block Diagram Table 5. Sync Input Timing Requirements Symbol Parameter Minimum Maximum Unit tRISE/FALL SYNC Input Rise/Fall Time, SYNC Input From 0.8V to 2.0V –5.0 ns tCYCLE, SYNC Input Input Clock Period SYNC Input(1) 1 f2X_Q/4 200(1) 1. When VCC > 4.0 volts, Maximum SYNC Input Period is 125 ns. ns Duty Cycle Duty Cycle, SYNC Input 50% ± 25% VCO CH PUMP PFD SYNC1 PLL_EN MR Power–On Reset 0 1 Lock Indicator RESET_OUT RST_IN RST_OUT 2X_Q ÷8 ÷2 R Q0 ÷4 R Q1 ÷4 R Q2 ÷4 R Q3 ÷4 R CLKEN ÷4 R Delay Q Q Q Q Q MC88LV926 Low Skew CMOS PLL 68060 Clock Driver NETCOM IDT™ Low Skew CMOS PLL 68060 Clock Driver Freescale Timing Solutions Organization has been acquired by Integrated Device Technology, Inc MC88LV926 4 |
Số phần tương tự - MC88LV926EGR2 |
|
Mô tả tương tự - MC88LV926EGR2 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |