công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ADS5204-Q1 bảng dữ liệu(PDF) 8 Page - Texas Instruments |
|
|
ADS5204-Q1 bảng dữ liệu(HTML) 8 Page - Texas Instruments |
8 / 25 page ADS5204Q1 SGLS271A − OCTOBER 2004 − REVISED JUNE 2008 www.ti.com 8 TIMING DIAGRAMS Analog_A Analog_B DA[9:0] DB[9:0] DAB[19:0] A1 A2 A3 A4 A5 B1 B2 B3 B4 B5 A1 A2 A3 A4 A5 B1 B2 B3 B4 B5 A&B 1 A&B 2 A&B 3 A&B 4 A&B 5 td(pipe) t td(o) td(pipe) ts(o) th(o) 0 1 2 3 4 5 6 7 8 9 10 11 12 1314 151617 18 Sample A1 and B1 DAB[19:0] is used to illustrate the placement of the busses DA and DB ADCOUTA[9:0](3) ADCOUTB[9:0](3) COUT COUT d(o) CLK(1) CLK40INT(2) (1) In this option CLK = 80 MHz. (2))CLK40INT refers to 40-MHz Internal Clock, per channel. (3))Internal signal only. Figure 1. Dual Bus Output—Option 1 Sample A1 and B1 Analog_A Analog_B DA[9:0] DB[9:0] DAB[19:0] A1 A2 A3 A4 A5 B1 B2 B3 B4 B5 A1 A2 A3 A4 A5 B1 B2 B3 B4 B5 A&B 1 A&B 2 A&B 3 A&B 4 A&B 5 td(o) td(o) ts(o) th(o) td(pipe) td(pipe) 89 10 12 3 4 5 6 7 DAB[19:0] is used to illustrate the combined busses DA and DB ADCOUTA[9:0](2) ADCOUTB[9:0](2) COUT COUT CLK(1) (1) In this option CLK = 40 MHz, per channel. (2))Internal signal only. Figure 2. Dual Bus Output—Option 2 |
Số phần tương tự - ADS5204-Q1 |
|
Mô tả tương tự - ADS5204-Q1 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |