công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
STV7733 bảng dữ liệu(PDF) 6 Page - STMicroelectronics |
|
STV7733 bảng dữ liệu(HTML) 6 Page - STMicroelectronics |
6 / 28 page Data bus configuration STV7733 6/28 4 Data bus configuration Below, Table 2 describes the position of the first data sampled by the first rising edge of the SCLK clock. For the first configuration described in Table 2, that is, with input DIR = “H”, data on the 2-bit bus DBA is sampled by the first SCLK clock pulse and appears on power output OUT1. After 80 clock pulses, data on OUT1 will be shifted to OUT317 - on the high-to-low transition of input /DL. Input /CS is the chip select. Note: Data is transferred from the shift register to a latch block and then on to power output stages on the falling edge of input /DL, see Figure 2. All output data is stored and held in the latch block on the rising edge of the input /DL, see Figure 2. Table 2. Data bus configuration /CS DIR Input Position SCLK pulse number Comment OUT1 OUT2 … OUT79 OUT80 L H DBA[1:2] DBB[1:2] DBC[1:2] DBD[1:2] OUT OUT OUT OUT 01 02 03 04 05 06 07 08 313 314 315 316 317 318 319 320 Left/Right shift L L DBA[1:2] DBB[1:2] DBC[1:2] DBD[1:2] OUT OUT OUT OUT 320 319 318 317 316 315 314 313 08 07 06 05 04 03 02 01 Right/Left shift |
Số phần tương tự - STV7733 |
|
Mô tả tương tự - STV7733 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |