công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
74LV259N bảng dữ liệu(PDF) 10 Page - NXP Semiconductors |
|
74LV259N bảng dữ liệu(HTML) 10 Page - NXP Semiconductors |
10 / 19 page 74LV259_3 © NXP B.V. 2008. All rights reserved. Product data sheet Rev. 03 — 2 January 2008 10 of 19 NXP Semiconductors 74LV259 8-bit addressable latch Measurement points are given in Table 9. VOL and VOH are typical voltage output levels that occur with the output load. Fig 9. The conditional reset input (MR) to output (Qn) propagation delays 001aah124 MR input Qn output tPHL tW VM VOH VCC GND VOL VM Measurement points are given in Table 9. VOL and VOH are typical voltage output levels that occur with the output load. Fig 10. The data set-up and hold times for the D input to the LE input 001aah125 GND GND th tsu th tsu VM VM VM VCC VOH VOL VCC Qn output Q = D Q = D LE input D input Measurement points are given in Table 9. VOL and VOH are typical voltage output levels that occur with the output load. Fig 11. The address input set-up and hold times for the An inputs to the LE input 001aah126 VM ADDRESS STABLE VM th tsu VCC GND VCC GND LE input An input |
Số phần tương tự - 74LV259N |
|
Mô tả tương tự - 74LV259N |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |