công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ST20-GP6 bảng dữ liệu(PDF) 8 Page - STMicroelectronics |
|
ST20-GP6 bảng dữ liệu(HTML) 8 Page - STMicroelectronics |
8 / 123 page ST20-GP6 8/123 Figure 2.1 ST20-GP6 architectural block diagram Memory subsystem The ST20-GP6 on-chip memory system provides 60 Mbytes/s internal data bandwidth, supporting pipelined 2-cycle internal memory access at 30 ns cycle times. The ST20-GP6 memory system consists of SRAM, ROM and a programmable external memory interface (EMI). GPS radio 12 channel GPS Low controller power Real time clock Programmable memory interface 128K 64K SRAM ST20-GP6 ST20 CPU Interrupt controller Serial communications Parallel input/output . 2 UART hardware DSP 16 Interrupts User position output in ASCII . . ROM Diagnostic control unit Test access port System services Reset Clock |
Số phần tương tự - ST20-GP6 |
|
Mô tả tương tự - ST20-GP6 |
|
|
Link URL |
Chính sách bảo mật |
ALLDATASHEET.VN |
Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |